Docket No.: 67161-059 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Takaharu TSUJI

Serial No.:

Group Art Unit:

Filed: July 29, 2003

Examiner:

For:

MAGNETIC MEMORY DEVICE WITH REFERENCE CELL FOR DATA READING

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-042230, filed February 20, 2003,

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:km Facsimile: (202) 756-8087 CUSTOMER NUMBER 20277

Date: July 29, 2003



日本国特許庁 JAPAN PATENT OFFICE

67161-059 Takaharu Tsuji July 29, 2003

McDermott, Will & Emer

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2003年 2月20日

出願番号 Application Number:

特願2003-042230

[ST.10/C]:

[JP2003-042230]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 3月18日

特許庁長官 Commissioner, Japan Patent Office



特2003-042230

【書類名】

特許願

【整理番号】

542918JP01

【提出日】

平成15年 2月20日

【あて先】

特許庁長官殿

【国際特許分類】 G11C 11/15

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

辻 高晴

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 磁気記憶装置

【特許請求の範囲】

【請求項1】 同一方向に沿って配置された、複数のワード線および複数の ダミーワード線と、

各々が、前記複数のワード線および前記複数のダミーワード線と交差する方向 に配置された第1および第2のビット線から構成される複数のビット線対と、

前記複数のワード線と前記第1および第2のビット線との交点に交互配置され、かつ、各々が対応の前記ワード線の選択に応答して対応の前記第1または第2のビット線と電気的に接続される複数の磁気メモリセルと、

複数のダミーワード線と前記第1および第2のビット線の交点に交互配置され、かつ、対応の前記ダミーワード線の選択に応答して対応の前記第1または第2のビット線と電気的に接続される複数の磁気リファレンスセルと、

同一の前記ビット線対を構成する前記第1および第2のビット線の通過電流に 基づいてデータ読出を実行するデータ読出回路と、

アドレス信号に応じて、前記複数のワード線および複数のダミーワード線の選択を制御する行選択部とを備え、

前記行選択部は、通常のデータ読出では、各前記ビット線対を構成する前記第 1 および第2のビット線が前記複数の磁性体メモリセルのうちの1つおよび前記 複数の磁気リファレンスセルのうちの1つとそれぞれ接続されるように、前記複数のワード線のうちの1本および前記複数のダミーワード線のうちの1本を選択する一方で、第1のテストモードでは、各前記ビット線対を構成する前記第1 および第2のビット線が前記複数の磁気リファレンスセルのうちの2つとそれぞれ接続されるように、前記複数のワード線の各々を非選択とするとともに前記複数のダミーワード線を選択する、磁気記憶装置。

【請求項2】 前記複数の磁気メモリセルの各々は、前記対応の第1または第2のビット線と所定電圧の間に直列に接続された、磁気的に書込まれたデータに応じて高抵抗状態および低抵抗状態の一方に設定される磁気抵抗素子および前記対応のワード線の選択に応答して第1の抵抗値をオン抵抗として導通する第1

のアクセススイッチを含み、

前記複数のリファレンスセルの各々は、前記対応の第1または第2のビット線 と所定電圧の間に直列に接続された、前記対応のダミーワード線の選択に応答し て導通する第2のアクセススイッチおよび前記磁気抵抗素子を含み、

前記磁気記憶装置は、前記第2のアクセススイッチの導通時のオン抵抗を制御 する抵抗制御部をさらに備え、

前記抵抗制御部は、前記通常のデータ読出では、前記複数の磁気リファレンス セルの各々において、前記第2のアクセススイッチの導通時のオン抵抗を第2の 抵抗値に制御する一方で、前記第1のテストモードでは、前記2本のビット線と それぞれ接続された前記2つの磁気リファレンスセルのそれぞれにおいて、前記 第2のアクセススイッチの導通時のオン抵抗を前記第2の抵抗値および前記第2 の抵抗値とは異なる抵抗値へ制御し、

各前記リファレンスセル中の前記磁気抵抗素子の抵抗値および前記第2の抵抗値の和は、前記低抵抗状態の前記磁気抵抗素子の抵抗値および前記第1の抵抗値の和、ならびに、前記高抵抗状態の前記磁気抵抗素子の抵抗値および前記第1の抵抗値の和の中間レベルである、請求項1記載の磁気記憶装置。

【請求項3】 前記抵抗制御部は、前記第1のテストモードでは、前記第1 および第2のビット線とそれぞれ接続された前記2つの磁気リファレンスセルの それぞれにおいて、前記第2のアクセススイッチの導通時のオン抵抗を前記第1 および第2の抵抗値へそれぞれ制御する、請求項2記載の磁気記憶装置。

【請求項4】 前記第1のアクセススイッチは、前記対応の第1または第2のビット線と前記所定電圧との間に前記磁気抵抗素子と直列に接続され、かつ、前記対応のワード線と接続されたゲートを有する第1の電界効果型トランジスタを有し、

前記第2のアクセススイッチは、前記対応の第1または第2のビット線と前記 所定電圧との間に前記磁気抵抗素子と直列に接続された第2および第3の電界効 果型トランジスタを有し、

前記第2の電界効果型トランジスタは、前記対応のダミーワード線と接続され たゲートを有し、 前記第3の電界効果型トランジスタは、前記抵抗制御部によって制御される基 準電圧の入力を受けるゲートを有する、請求項2記載の磁気記憶装置。

【請求項5】 前記複数の磁気メモリセルの各々は、磁気的に書込まれたデータのレベルに応じてセル抵抗が変化し、

前記複数の磁気リファレンスセルの各々は、前記複数の磁気メモリセルの各々と同様に構成され、

各前記ビット線対において、前記第1のビット線と接続された前記磁気リファレンスセルの各々と、前記第2のビット線と接続された前記磁気リファレンスセルの各々とは、それぞれ相補レベルの前記データを予め書込まれ、

前記磁気記憶装置は、

各前記第1のビット線を他の前記ビット線対に対応する前記第1のビット線と を接続するための第1のスイッチと、

各前記第2のビット線を他の前記ビット線対に対応する前記第2のビット線と を接続するための第2のスイッチと、

前記第1および第2のスイッチのオンおよびオフを制御するスイッチ制御部と をさらに備え、

前記第1または第2のスイッチによって接続可能な2本の前記第1または第2のビット線にそれぞれ対応する前記磁気リファレンスセルは、それぞれ相補レベルの前記データを予め書込まれており、

前記スイッチ制御部は、前記通常のデータ読出では、選択メモリセルが前記第 1のビット線と接続されている場合には前記第1のスイッチをオフするとともに 前記第2のスイッチをオンする一方で、前記選択メモリセルが前記第2のビット 線と接続されている場合には前記第1のスイッチをオンするとともに前記第2の スイッチをオフし、前記第1のテストモードでは、前記第1および第2のスイッ チの各々をオフする、請求項1記載の磁気記憶装置。

【請求項6】 前記複数のワード線および複数のダミーワード線と同一方向 に沿って配置された複数のスペアワード線と、

各々が前記複数の磁気メモリセルの各々と同様に構成された複数の磁気スペア セルとをさらに備え、 前記複数の磁気スペアセルは、複数のスペアワード線と前記第1および第2の ビット線の交点に交互配置され、かつ、対応の前記スペアワード線の選択に応答 して対応の前記第1または第2のビット線と電気的に接続され、

前記行選択部は、前記複数のスペアワード線の選択をさらに制御し、かつ、前記通常のデータ読出において、選択されるべき前記ワード線に対応する前記磁気メモリセルが不良を含む場合には、前記選択されるべきワード線に代えて、前記複数のスペアワード線のうちの1本を選択し、選択されるべき前記ダミーワード線に対応する前記磁気リファレンスセルが不良を含む場合には、前記選択されるべきダミーワード線に代えて、前記複数のスペアワード線のうちの1本を選択し

前記複数のリファレンスセルが不良を含む場合には、前記複数のスペアセルは、前記複数のリファレンスセルとそれぞれ同様に、前記データを予め書込まれる、請求項5記載の磁気記憶装置。

【請求項7】 前記行選択部は、第2のテストモードでは、各前記ビット線対を構成する前記第1および第2のビット線が前記複数の磁気スペアセルのうちの2つとそれぞれ接続されるように、前記複数のワード線および前記複数のダミーワード線の各々を非選択とするとともに前記複数のスペアワード線を選択する、請求項6記載の磁気記憶装置。

【請求項8】 前記複数の磁気メモリセルの各々は、前記対応の第1または第2のビット線と所定電圧の間に直列に接続された、磁気的に書込まれたデータに応じて抵抗が変化する磁気抵抗素子および前記対応のワード線の選択に応答して導通する第1のアクセススイッチを含み、

前記複数の磁気ダミーセルの各々は、前記対応の第1または第2のビット線と 所定電圧の間に直列に接続された、前記対応のダミーワード線の選択に応答して 導通する第2のアクセススイッチおよび前記磁気抵抗素子を含み、

前記複数の磁気スペアセルの各々は、前記対応の第1または第2のビット線と 所定電圧の間に直列に接続された、前記対応のスペアワード線の選択に応答して 導通する第3のアクセススイッチおよび前記磁気抵抗素子を含み、

前記第1、第2および第3のアクセススイッチの導通時の抵抗値は、実質的に

同一である、請求項6記載の磁気記憶装置。

【請求項9】 前記複数のワード線および複数のダミーワード線と同一方向 に沿って配置された複数のスペアワード線と、

前記複数の磁気リファレンスセルを置換するための複数の磁気スペアセルとを さらに備え、

前記複数の磁気スペアセルは、複数のスペアワード線と前記第1および第2の ビット線の交点に交互配置され、かつ、対応の前記スペアワード線の選択に応答 して対応の前記第1または第2のビット線と電気的に接続され、

前記行選択部は、前記複数のスペアワード線の選択をさらに制御し、かつ、第 2のテストモードでは、各前記ビット線対を構成する前記第1および第2のビット線が前記複数の磁気スペアセルのうちの2つとそれぞれ接続されるように、前記複数のワード線および前記複数のダミーワード線の各々を非選択とするとともに前記複数のスペアワード線を選択する、請求項1記載の磁気記憶装置。

【請求項10】 外部入力に応答して固定的に情報を記憶するプログラム素子を含み、前記プログラム素子への前記外部入力の印加の有無に応じたプログラム信号を出力するプログラム回路をさらに備え、

前記行選択部は、前記磁気リファレンスセルが不良を含むと認識した場合には、前記選択されるべきダミーワード線に代えて、前記複数のスペアワード線のうちの1本を選択し、

前記行選択部は、前記磁気リファレンスセルに不良が存在しているかどうかについて、前記通常のデータ読出では前記プログラム信号に基づいて認識する一方で、第3のテストモードでは外部からの電気信号に応じて認識する、請求項9記載の磁気記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、磁気記憶装置に関し、より特定的には、正規の磁気メモリセルおよびリファレンスセルへのアクセスの比較に基づいてデータを読出す磁気記憶装置に関する。

[0002]

【従来の技術】

磁気ランダムアクセス記憶装置(MRAMデバイス)は、トンネル磁気抵抗(TMR)効果を有する素子(以下、「トンネル磁気抵抗素子」と称する)をメモリセルとして備えている。トンネル磁気抵抗素子は、磁気トンネル接合構造を有し、磁化方向が固定された第1の磁性体薄膜と、外部からの印加磁界によって磁化方向が書替え可能な第2の磁性体薄膜と、当該第1および第2の磁性体薄膜に挟まれたトンネル絶縁膜とで構成される。

[0003]

トンネル磁気抵抗素子は、上記第1および第2の磁性体薄膜の磁気モーメントの向きが平行な状態および反平行な状態で、抵抗がそれぞれ最小値Rminおよび最大値Rmaxとなる特徴を有する。したがって、トンネル磁気抵抗素子を有する磁気メモリセル(以下、「MTJメモリセル」とも称する)では、トンネル磁気抵抗素子中の磁気モーメントとの平行状態(低抵抗状態)および反平行状態(高抵抗状態)が、記憶データの論理レベル"0"および"1"とそれぞれ対応付けられる。

[0004]

MTJメモリセルの記憶データは、磁性体薄膜の磁化方向を反転可能なしきい値レベルを越えるデータ書込磁界の印加によって書替えられるまで、不揮発的に保持される。一般的にMRAMデバイスにおいては、MTJメモリセルの行に対応して設けられた書込選択線であるディジット線および読出選択線であるワード線と、MTJメモリセルの列に対応して設けられたデータ線であるビット線とによって、ランダムアクセスが実現される。すなわち、MTJメモリセルは、ビット線およびワード線/ディジット線の交差部分に対応して配列されることになる

[0005]

データ読出時には、ワード線選択に応じて、選択されたMTJメモリセル(以下、「選択メモリセル」と称する)のトンネル磁気抵抗素子が対応するビット線とソース線との間に電気的に接続される。その状態で、ビット線およびソース線

間に電位差を与えることによって生じるMTJメモリセルの通過電流(以下、「メモリセル電流」と称する)、すなわちビット線通過電流を検知して、選択メモリセルの記憶データが読出される。具体的には、メモリセル電流が、抵抗Rmaxに対応するデータを記憶するMTJメモリセルの通過電流Iminと、抵抗Rminに対応するデータを記憶するMTJメモリセルの通過電流をImaxとのいずれであるかを検知する必要がある。

[0006]

この際に、当該MTJメモリセルの通過電流との比較対象となる基準電流を、 トンネル磁気抵抗素子を用いて構成されたリファレンスセルによって生成する技 術が開示されている(たとえば、特許文献1)。

[0007]

基準電流は、上述した2種類のメモリセル電流ImaxおよびIminの中間値となるように設定される必要がある。したがって、MTJメモリセルと同様のトンネル磁気抵抗素子を用いて基準電流を生成することにより、基準電流を適切なレベルに設定しやすくなるという効果がある。

[0008]

【特許文献1】

特開2002-222589号公報(第1図、第6頁)

[0009]

【発明が解決しようとする課題】

上述したような、データ読出が選択メモリセルおよびリファレンスセルの通過 電流の比較に応じて実行される構成では、リファレンスセルに不良が生じた場合 には、正常なデータ読出を実行できなくなってしまう。

[0010]

しかしながら、従来の動作テストでは、正規のMTJメモリセルに所定パターンのデータをテスト書込し、かつテスト書込後に読出したデータが当該所定パターンに基づく期待値と合致しているかどうかを確認する手法が一般的である。このような動作テストでは、読出データが期待値と不一致である場合に、当該不良が正規のMTJメモリセルおよびリファレンスセルのいずれで生じているかを特

定することが困難である。特に、通常時と同様のデータ読出では、基準電流を生成するリファレンスセル自身が不良であるか否かを試験することが困難である。

[0011]

上記特許文献1には、リファレンスセル専用のリファレンスビット線を当該リファレンスビット線のスペアによって置換救済可能な構成が開示されているが、 リファレンスセル自身の試験が困難である以上、リファレンスビット線をスペア によって置換救済すべきか否かを正しく判断することは難しい。

[0012]

このように、正規のMTJメモリセルおよびリファレンスセルのいずれに不良が発生しているかを正しく判断できないと、不良メモリセルを効率的に置換救済して、MRAMデバイスの製造歩留りを向上させることが困難である。

[0013]

この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、データ読出時の基準電流を発生するリファレンスセル自体を試験するテストモードを備えた磁気記憶装置を提供することである。

[0014]

【課題を解決するための手段】

この発明に従えば、磁気記憶装置は、同一方向に沿って配置された、複数のワード線および複数のダミーワード線と、各々が複数のワード線および複数のダミーワード線と交差する方向に配置された第1および第2のビット線から構成される複数のビット線対と、複数のワード線と第1および第2のビット線との交点に交互配置され、かつ、各々が対応のワード線の選択に応答して対応の第1または第2のビット線と電気的に接続される複数の磁気メモリセルと、複数のダミーワード線と第1および第2のビット線の交点に交互配置され、かつ、対応のダミーワード線の選択に応答して対応の第1または第2のビット線と電気的に接続される複数の磁気リファレンスセルと、同一のビット線対を構成する第1および第2のビット線の通過電流に基づいてデータ読出を実行するデータ読出回路と、アドレス信号に応じて、複数のワード線および複数のダミーワード線の選択を制御する行選択部とを備え、行選択部は、通常のデータ読出では、各ビット線対を構成

する第1および第2のビット線が複数の磁性体メモリセルのうちの1つおよび複数の磁気リファレンスセルのうちの1つとそれぞれ接続されるように、複数のワード線のうちの1本および複数のダミーワード線のうちの1本を選択する一方で、第1のテストモードでは、各ビット線対を構成する第1および第2のビット線が複数の磁気リファレンスセルのうちの2つとそれぞれ接続されるように、複数のワード線の各々を非選択とするとともに複数のダミーワード線を選択する。

[0015]

【発明の実施の形態】

以下において、本発明の実施の形態を図面を参照して詳細に説明する。なお、 図中における同一符号は同一または相当部分を示すものとする。

[0016]

[実施の形態1]

(MRAMの全体構成)

まず、実施の形態1に従う構成の説明に先立って、MRAMデバイスの全体構成について説明する。

[0017]

図1は、本発明の実施の形態に従うMRAMデバイス1の全体構成を示すブロック図である。

[0018]

図1を参照して、本発明の実施の形態に従うMRAMデバイス1は、メモリセルアレイ10と、行選択部30と、列選択部40と、プログラム回路41と、ライトディジット線電流制御部(WDL電流制御部)60と、ビット線電流制御回路(BL電流制御回路)70a,70bと、ビット線セレクタ(BLセレクタ)80と、データ読出アンプ90とを備える。

[0019]

メモリセルアレイ10は、ロウアドレス信号RAddおよびコラムアドレス信号CAddによって選択される複数のMTJメモリセル20(以下、「正規メモリセル」とも称する)を含む。後ほど詳細に説明するように、メモリセルアレイ10には、基準電流Irefを生成するための複数のリファレンスセルおよび当

該複数のリファレンスセルを置換するためのスペアセルがさらに配置されている

[0020]

各正規メモリセル20は、トンネル磁気抵抗素子22を含む。トンネル磁気抵抗素子22は、磁気的に書込まれたデータに応じて抵抗が変化する。MTJメモリセルの抵抗は、記憶データに応じて、Rmin(低抵抗状態)またはRmax(高抵抗状態)となる。なお以下では、抵抗RmaxおよびRminの差を、抵抗差 ΔR ($\Delta R=Rmax-Rmin$)とも表記する。

[0021]

MTJメモリセルの行に対応して、行選択線45が配置される。行選択線45は、データ読出のためのワード線WLおよびデータ書込のためのライトディジット線WDLを総括的に表記したものである。さらに、MTJメモリセル20の列に対応してビット線が配置される。隣接する2本ずつのビット線は、ビット線対BLPを構成する。以下においては、同一のビット線対BLPを構成する2本のビット線を、それぞれビット線BLおよび/BLとも称することとする。

[0022]

各メモリセル行において、正規メモリセル20は、ビット線BLおよび/BLの一方と、1行おきに接続される。たとえば、偶数行の正規メモリセル20は、ビット線/BLと接続され、奇数行の正規メモリセル20は、ビット線BLと接続されている。

[0023]

この結果、正規メモリセル20は、行選択線45とビット線BL、/BLとの交点に交互配置される。各正規メモリセル20は、対応のビット線BLまたは/BLと、ソース線SLの間に接続される。ソース線SLは、固定電圧(たとえば接地電圧GND)を伝達する。

[0024]

行選択部30は、制御信号RDE、WTEを受けるとともに、入力されたロウアドレス信号に応じて、行選択を実行する。なお、以下では、(m+1)ビット (m:e3数)のアドレスビットRAdd (0) ~RAdd (m) で構成される

ロウアドレスをロウアドレス信号RAdd(0:m)とも表記する。制御信号RDEは、データ読出サイクルに活性状態に設定され、制御信号WTEは、データ書込サイクルに活性状態に設定される。

[0025]

行選択部30は、各ライトディジット線WDLのドライバ機能を含み、データ 書込時には、各ライトディジット線WDLの一端側を、ロウアドレス信号RAd d(0:m)に基づく行選択結果に応じた電圧で駆動する。さらに、行選択部3 0は、各ワード線WLのドライバ機能を含み、データ読出時には、ロウアドレス 信号RAdd(0:m)に基づく行選択結果に応じて、各ワード線WLの電圧を 駆動する。一方、WDL電流制御部60は、各ライトディジット線WDLの他端 側をアドレス選択結果にかかわらず接地電圧GNDと接続する。

[0026]

具体的には、ワード線WLは、データ読出時に選択行において、電源電圧Vccで駆動され、論理ハイレベル(以下、単に「Hレベル」と称する)に設定される。それ以外では、非選択とされて、接地電圧GNDで駆動されて論理ローレベル(以下、単に「Lレベル」と称する)に設定される。同様に、ライトディジット線WDLは、データ書込時に選択行において、選択状態(Hレベル)に設定されて電源電圧Vccで駆動され、それ以外では、非選択状態(Lレベル)に設定されて接地電圧GNDで駆動される。

[0027]

この結果、データ書込時において、選択行のライトディジット線WDLには、 行選択部30からWDL電流制御部60へ向かう方向へデータ書込電流が供給される。これに対して非選択行のライトディジット線WDLにはデータ書込電流は流されない。一方、データ読出時においては、選択行に対応するワード線WLが 選択状態(Hレベル)に設定される一方で非選択行のワード線WLは非選択状態 (Lレベル)に維持される。

[0028]

B L 電流制御回路 7 0 a , 7 0 b は、制御信号W D E と、列選択部 4 0 によって示される列選択結果と、書込データW D A T とに応じて、データ書込時にビッ

ト線BL、/BLの両端の電圧を駆動する。具体的には、非選択列のビット線BLの両端が接地電圧GNDで駆動される一方で、選択列のビット線BLは、その一端および他端側を、電源電圧Vccおよび接地電圧GNDの一方ずつでそれぞれ駆動される。これにより、書込データWDATのレベルに応じて、BL電流制御回路70aから70bへ向かう方向、あるいはBL電流制御回路70bから70aへ向かう方向にデータ書込電流が供給される。データ書込時以外には、BL電流制御回路70aおよび70bの各々は、各ビット線BL、/BLの両端を電源電圧Vccおよび接地電圧GNDのいずれにも駆動しない。

[0029]

データ書込時に、選択メモリセルにおいては、対応のライトディジット線WD Lおよび対応のビット線BL(または/BL)の両方にデータ書込電流が供給されるので、対応のビット線BL(または/BL)のデータ書込電流に応じた方向にトンネル磁気抵抗素子22が磁化されてデータ書込が実行される。

[0030]

BLセレクタ80は、制御信号RDEおよび列選択部40によって示される列選択結果に基づいて、データ読出時に選択列のビット線対BLPを構成するビット線BLおよび/BLをデータ読出アンプ90と接続する。データ読出アンプ90は、選択列のビット線対BLPを構成するビット線BLおよび/BLの通過電流に基づいて、選択メモリセルからの読出データRDATを生成する。

[0031]

MRAMデバイス1では、ブロック100に示される、選択されたビット線対 BLP、BLセレクタ80およびデータ読出アンプ90によってデータ読出が実 行される。

[0032]

また、プログラム回路41は、後程詳細に説明するように、外部入力に応答して固定的に情報を記憶するプログラム素子(図示せず)を含み、当該プログラム素子への外部入力の印加の有無に応じたプログラム信号PRGを出力する。プログラム素子の代表例としては、外部からのレーザ光照射によってブロー可能なヒューズ素子が挙げられる。

[0033]

(従来のリファレンスセル行構成におけるデータ読出)

次に、リファレンスセルの配置について説明する。リファレンスセルの配置としては、上記特許文献1に示したようにリファレンスセル列を構成する配置と、リファレンスセルと正規メモリセルとの間でビット線BL, /BLを共有するように、リファレンスセル行を構成する配置とが知られている。以下本明細書においては、リファレンスセル行構成について説明していく。

[0034]

図2は、一般的なリファレンスセル行配置におけるメモリセルアレイ構成およびデータ読出を説明する回路図である。図2には、図1中に示したブロック100の詳細な構成、すなわち、各ビット線対BLPに対応するデータ読出構成が示されている。

[0035]

図2を参照して、図1でも説明したように、奇数行のワード線WL1, WL3, …に対応する正規メモリセル20は、ビット線BLと接続されており、偶数行のワード線、WL0, WL2, …に対応する正規メモリセル20は、ビット線/BLと接続される。

[0036]

図3は、各正規メモリセル20の構成を示す回路図である。

図3を参照して、正規メモリセル20は、対応のビット線BL(または/BL)と接地電圧GNDとの間に直列に接続されたトンネル磁気抵抗素子22およびアクセストランジスタ24とを有する。

[0037]

アクセススイッチとして設けられるアクセストランジスタ24は、代表的には、N-MOSトランジスタで構成され、そのゲートは対応のワード線WLと接続されている。データ読出時には、対応のワード線WLが選択状態(Hレベル)設定されるのに応答してアクセストランジスタ24がターンオンして、ビット線BL(または/BL)から接地電圧GNDに至る経路に、トンネル磁気抵抗素子の抵抗値(RmaxまたはRmin)に応じたメモリセル電流IminまたはIm

axが生じる。

[0038]

データ書込時には、ワード線WLの非選択状態(Lレベル)に応答してアクセストランジスタ24がターンオフされた状態で、対応のライトディジット線WDLおよび対応のビット線BL(または/BL)に、データ書込電流が供給されることによりデータ書込が実行される。

[0039]

再び図2を参照して、ビット線BLおよび/BLには、さらにリファレンスセル21が接続されている。

[0040]

リファレンスセル21は、2つのリファレンスセル行を形成するように配置され、2つのリファレンスセル行のそれぞれに対応して、ダミーワード線DWLOおよびDWL1と、基準電圧配線25-0および25-1がそれぞれ配置される。ダミーワード線DWL0に対応するリファレンスセル21は一方のビット線/BLと接続され、ダミーワード線DWL1に対応するリファレンスセル21は、もう一方のビット線BLと接続される。リファレンスセル21は、各ビット線対BLPに対応して、同様に設けられている。したがって、リファレンスセル21は、ダミーワード線DWL0, DWL1とビット線BL, /BLとの交点に交互配置される。

[0041]

図4は、各リファレンスセル21の構成を示す回路図である。

図4を参照して、リファレンスセル21は、対応のビット線BL(または/BL)と接地電圧GNDとの間に直列に接続された、トンネル磁気抵抗素子22、アクセストランジスタ26および27を含む。リファレンスセル21中のトンネル磁気抵抗素子22には、抵抗Rminに対応するデータが予め書込まれる。

[0042]

リファレンスセル21においては、アクセストランジスタ26,27によって アクセススイッチが構成される。アクセストランジスタ26のゲートは、対応の ダミーワード線DWL(ダミーワード線DWL0およびDWL1を総括的に表記 したもの)と接続されており、アクセストランジスタ27のゲートは、基準電圧 配線25 (基準電圧配線25-0および25-1を総括的に表記したもの)と接 続されている。

[0043]

ダミーワード線DWLO, DWL1は、選択時には、ワード線WLと同様に、電源電圧Vcc(Hレベル)へ駆動される。したがって、アクセストランジスタ26のオン抵抗は、正規メモリセル20中のアクセストランジスタ24と同等である。一方、基準電圧配線25-0,25-1によって伝達される基準電圧VREFは、リファレンスセル21の通過電流、すなわち基準電流Irefが、メモリセル電流IminおよびImaxの中間レベルとなるように設定される。すなわち、基準電圧VREFをゲートに受けるアクセストランジスタ27の抵抗は、アクセストランジスタ24,26のオン抵抗よりも大きく、リファレンスセル21中におけるアクセストランジスタ27およびトンネル磁気抵抗素子22の抵抗の和は、正規メモリセル20中のトンネル磁気抵抗素子22の抵抗の和は、正規メモリセル20中のトンネル磁気抵抗素子22の抵抗のの中間、正規メモリセル20中のトンネル磁気抵抗素子22ので表別の形式を開まる。

[0044]

図5は、図1に示した行選択部30中の、ダミーワード線DWL0およびDW L1の制御部分の構成を示す回路図である。

[0045]

図5を参照して、行選択部30中に設けられるダミーワード線制御部31は、インバータ101と、論理ゲート103および105とを有する。インバータ101は、ロウアドレスの最下位ビットRAdd(0)を反転して出力する。アドレスビットRAdd(0)は、偶数行選択時には"0"(Lレベル)に設定され、奇数行選択時には"1"(Hレベル)に設定される。

[0046]

論理ゲート103は、インバータ101の出力および制御信号RDEのAND 演算結果に応じて、ダミーワード線DWL1の電圧を駆動する。同様に、論理ゲート105は、アドレスビットRAdd(0)および制御信号RDEのAND演 算結果に応じて、ダミーワード線DWL0の電圧を駆動する。

[0047]

この結果、偶数行、すなわちワード線WLO, WL2, …が選択されたデータ 読出時にはダミーワード線DWL1が選択状態(Hレベル)へ設定され、かつ、 ダミーワード線DWL0が非選択状態(Lレベル)に設定される。これにより、 各ビット線対BLPにおいて、ビット線/BLに正規メモリセル20が接続され る一方で、ビット線BLに対してリファレンスセル21が接続される。

[0048]

反対に、奇数行、すなわちワード線WL1,WL3,…が選択されたデータ読出時には、ダミーワード線DWL0およびDWL1の選択および非選択が偶数行選択時と入れ換えられる。これにより、各ビット線対BLPにおいて、ビット線BLに正規メモリセル20が接続される一方で、ビット線/BLに対してリファレンスセル21が接続される。

[0049]

再び図2を参照して、データ読出時には、ビット線対BLPを構成するビット線BL,/BLの一方に選択メモリセルによってメモリセル電流ImaxまたはIminが生じる。一方、ビット線BL,/BLの他方にリファレンスセル21によって基準電流Irefが発生する。BLセレクタ80は、選択メモリセルに対応するビット線対BLPをデータ読出アンプ90と接続する。これにより、データ読出アンプは、選択列に対応するビット線BLおよび/BLの通過電流に基づいて読出データRDATを生成することができる。

[0050]

次に、実施の形態1に従うリファレンスセルの配置および当該リファレンスセルを置換するためのスペアセルの配置について詳細に説明する。

[0051]

(実施の形態1に従うリファレンスセルおよびスペアセルの配置)

図6は、実施の形態1に従うリファレンスセルおよびスペアセルの配置を説明 する図である。図6においても、図2と同様に、1つのビット線対BLPに対応 するブロック100#の構成が示される。実施の形態1に従うMRAMデバイス では、図1に示したMRAMデバイスにおいて、各ビット線対BLPに対するメモリセルアレイ構成が、ブロック100相当からブロック100#相当に置換される。以下では、実施の形態1に従うMRAMデバイスについて、図2~図5で説明した従来のリファレンスセル行構成と異なる点のみを説明する。それ以外の点については、これまで説明したのと同様であるので詳細な説明は繰り返さない

[0052]

図6を参照して、実施の形態1に従う構成においては、図2に示した構成と比較して、少なくとも2つのスペアセル行を構成するように、リファレンスセル21を置換するためのスペアセル(スペアリファレンスセル)21 #がさらに配置される点が異なる。2つのスペアセル行に対応して、スペアワード線SDWL0およびSDWL1と、基準電圧配線25#-0および25#-1とがそれぞれ配置される。スペアワード線SDWL0に対応するスペアセル21#は、ダミーワード線DWL0に対応するリファレンスセル21と同様に、ビット線/BLと接続される。一方、スペアワード線SDWL1に対応するスペアセル21#は、ダミーワード線DWL1に対応するリファレンスセル21と同様に、ビット線BLと接続される。すなわち、スペアセル21#は、スペアワード線SDWL0、SDWL1とビット線BL、/BLとの交点に交互配置される。

[0053]

スペアセル21 #は、リファレンスセル21と同様の構成を有する。すなわち、各スペアセル21 #は、図4に示した構成と同様に、抵抗Rminに対応するデータを予め書込まれたトンネル磁気抵抗素子22と、アクセススイッチを構成するアクセストランジスタ26,27とを有する。スペアセル21 #中において、アクセストランジスタ26のゲートは対応のスペアワード線SDWL(SDWLOおよびSDWL1を総括的に表記したもの)に接続され、アクセストランジスタ27のゲートは、基準電圧配線25#(25#-0および25#-1を総括的に表記したもの)と接続される。

[0054]

図7は、行選択部30のうちのワード線WLの制御部分の実施の形態1に従う

構成を示す回路図である。図7には、ワード線WLOに対応する構成のみが代表的に示されるが、同様の構成は、各ワード線WLに対応して設けられている。

[0055]

ワード線制御部32は、デコードユニット106-0と、論理回路107,108-0とを有する。デコードユニット106-0は、ロウアドレス信号RAdd(0:m)に応じて、ワード線WLOの選択時にHレベルに設定され、それ以外にLレベルに設定されるデコード信号WLE0を生成する。論理回路107は、テスト制御信号DTESTO、DTEST1、SDTEST0およびSDTEST1のNOR演算結果を生成する。

[0056]

図8は、テスト制御信号の設定を説明する図である。

図8を参照して、本発明の実施の形態1に従うMRAMデバイスにおける動作 テストは、4つのテストパターンi)~iv)を含む。テストパターンi)~i v)のそれぞれにおいて、テスト制御信号DTESTO、DTEST1、SDT ESTOおよびSDTEST1のうちの1つがHレベルに設定され、残りがLレ ベルに設定される。

[0057]

テスト制御信号DTESTOまたはDTEST1がHレベルに設定されるテストパターンi)およびii)は、リファレンスセル21の不良を検知するためのリファレンスセルテストモードである。これらのテストパターンでは、リファレンスセル21が適正な基準電流Irefを生成しているかどうかを、ダミーワード線DWL0およびDWL1にそれぞれ対応するリファレンスセル21同士へのアクセスによって試験する。

[0058]

同様に、テストパターンi i i) およびi v) は、スペアセル2 1 # の不良を 検知するためのスペアリファレンスセルテストモードである。これらのテストパ ターンでは、スペアセル2 1 # が適正な基準電流 I r e f を生成しているかどう か、すなわちリファレンスセル2 1 のスペアに成り得るか否かを、スペアワード 線 S D W L O および S D W L 1 にそれぞれ対応するスペアセル2 1 # 同士へのア クセスによって試験する。

[0059]

再び、図7を参照して、論理ゲート108-0は、制御信号RDEと、デコードユニット106-0からのデコード信号WLE0と、論理回路107の出力信号との間のAND演算結果に応じて、対応のワード線WLOの電圧を駆動する。

[0060]

全てのテスト制御信号がLレベルに設定される通常のデータ読出時には、各ワード線WLは、選択行に対応するときに選択状態(Hレベル)に活性化され、それ以外においては非選択状態(Lレベル)に非活性化される。

[0061]

一方、テスト時に、テスト制御信号DTESTO、DTEST1、SDTEST0およびSDTEST1のうちの1つがHレベルに設定されると、正規メモリセルに対応する各ワード線WLは、強制的に非活性化される。

[0062]

図9は、実施の形態1に従うダミーワード線制御部33の構成を示す回路図である。ダミーワード線制御部33は、図1の行選択部30において、図5に示したダミーワード線制御部31に代えて配置される。

[0063]

図9を参照して、ダミーワード線制御部33は、インバータ112と、論理ゲート114~118とを含む。

[0064]

論理ゲート114は、テスト制御信号DTEST0およびDTEST1のOR 演算結果を出力する。インバータ112は、論理ゲート114の出力をさらに反 転して出力する。論理ゲート116は、論理ゲート114の出力およびアドレス ビットRAdd(0)のOR演算結果を出力する。論理ゲート115は、インバ ータ112の出力およびアドレスビットRAdd(0)のNAND演算結果を出 力する。論理ゲート117は、制御信号RDENと論理ゲート116の出力との AND演算結果に応じて、ダミーワード線DWL0の電圧を駆動する。論理ゲー ト118は、制御信号RDENと論理ゲート115の出力とのAND演算結果に 応じて、ダミーワード線DWL1の電圧を駆動する。

[0065]

したがって、制御信号RDENがLレベルに設定されると、ダミーワード線DWL0,DWL1の各々は、Lレベルに非活性化される。一方、制御信号RDENがLレベルに設定された場合には、ダミーワード線DWL0およびDWL1は、論理ゲート116および115の出力レベルにそれぞれ応じて、選択状態(Hレベル)あるいは非選択状態(Lレベル)に設定される。

[0066]

論理ゲート115,116の出力は、テスト制御信号DTESTOおよびDTEST1の各々がLレベルに設定されるときは、アドレスビットRAdd(0)に応じて、HレベルおよびLレベルの一方ずつとなる。一方、テスト制御信号DTESTOまたはDTEST1がHレベルに設定されるときは、アドレスビットRAdd(0)にかかわらず、論理ゲート115,116の各出力は、Hレベルとなる。

[0067]

図10は、実施の形態1に従うスペアワード線制御部34の構成を示す回路図である。スペアワード線制御部34は、図1の行選択部30中に設けられる。

[0068]

図10を参照して、スペアワード線制御部34は、インバータ122と、論理 ゲート124~128とを含む。

[0069]

論理ゲート124は、テスト制御信号SDTESTOおよびSDTEST1のOR演算結果を出力する。インバータ122は、論理ゲート124の出力をさらに反転して出力する。論理ゲート126は、論理ゲート124の出力およびアドレスビットRAdd(0)のOR演算結果を出力する。論理ゲート125は、インバータ122の出力およびアドレスビットRAdd(0)のNAND演算結果を出力する。論理ゲート126の出力とのAND演算結果に応じて、スペアワード線SDWL0の電圧を駆動する。論理ゲート128は、制御信号RDESと論理ゲート125の出力とのAND演算

結果に応じて、スペアワード線SDWL1の電圧を駆動する。

[0070]

したがって、制御信号RDESがLレベルに設定されると、スペアワード線SDWL0,SDWL1の各々は、非選択状態(Lレベル)に設定される。一方、制御信号RDESがHレベルに設定された場合には、スペアワード線SDWL0およびSDWL1は、論理ゲート126および125の出力レベルにそれぞれ応じて、選択状態あるいは非選択状態に設定される。

[0071]

論理ゲート125,126の出力は、テスト制御信号SDTESTOおよびSDTEST1の各々がLレベルに設定されるときは、アドレスビットRAdd(0)に応じて、HレベルおよびLレベルの一方ずつとなる。一方、テスト制御信号SDTEST0またはSDTEST1がHレベルに設定されるときは、アドレスビットRAdd(0)にかかわらず、論理ゲート125,126の各出力は、Hレベルとなる。

[0072]

次に、ダミーワード線制御部33およびスペアワード線制御部34で用いられる制御信号RDENおよびRDESの生成について説明する。

[0073]

図11は、制御信号RDENを生成する構成を示す回路図である。

図11を参照して、プログラム回路41中のプログラムユニット41aは、プログラム信号PRG1が生成されるノードN1と接地電圧GNDとの間に接続されたヒューズ素子(プログラム素子)42aおよび、電源電圧VccとノードN1の間に接続された高抵抗素子43aを含む。

[0074]

ヒューズ素子42aのブロー前においては、ヒューズ素子42aおよび高抵抗素子43aの抵抗比に従って、ノードN1の電圧すなわちプログラム信号PRG1は、Lレベル(接地電圧GND)に設定される。これに対して、ヒューズ素子42aのブロー後には、プログラム信号PRG1は、Hレベルに設定される。

[0075]

行選択部30内の置換制御部35は、論理ゲート162、164および166を有する。論理ゲート162は、テスト制御信号DTESTOおよびDTEST1のNOR論理演算結果を出力する。論理ゲート164は、信号FOUTNと論理ゲート162の出力とのNAND演算結果を出力する。プログラム信号PRG1は、信号FOUTNとして、論理ゲート164へ直接入力される。論理ゲート166は、論理ゲート164の出力と制御信号RDEのAND演算結果を制御信号RDENとして出力する。

[0076]

図12は、制御信号RDESを生成する構成を示す回路図である。

図12を参照して、プログラム回路41中のプログラムユニット41bは、プログラム信号PRG2が生成されるノードN2と接地電圧GNDとの間に接続されたヒューズ素子(プログラム素子)42bおよび、電源電圧VccとノードN2の間に接続された高抵抗素子43bを含む。

[0077]

ヒューズ素子42bのブロー前においては、ノードN2の電圧すなわちプログラム信号PRG2は、Hレベル(電源電圧Vcc)に設定される。これに対して、ヒューズ素子42bのブロー後には、プログラム信号PRG2は、Lレベルに設定されることになる。

[0078]

行選択部30内の置換制御部36は、論理ゲート172、174および176を有する。論理ゲート172は、テスト制御信号SDTEST0およびSDTEST1のNOR論理演算結果を出力する。論理ゲート174は、信号FOUTSと論理ゲート172の出力とのNAND演算結果を出力する。プログラム信号PRG2は、信号FOUTSとして、論理ゲート174へ直接入力される。論理ゲート176は、論理ゲート174の出力と制御信号RDEのAND演算結果を制御信号RDESとして出力する。

[0079]

ヒューズ素子42a,42bは、リファレンスセルに不良が存在せず、リファレンスセルをスペアセルで置換する必要がない場合にはブローされない。この場

合には、プログラム信号PRG1 (信号FOUTN) がLレベルに設定される一方で、プログラム信号PRG2 (信号FOUTS) がHレベルに設定される。 【0080】

反対に、ヒューズ素子42a,42bは、リファレンスセルに不良が存在し、リファレンスセルをスペアセルで置換する必要がある場合にブローされる。この場合には、プログラム信号PRG1(信号FOUTN)がHレベルに設定される一方で、プログラム信号PRG2(信号FOUTS)がLレベルに設定される。【0081】

テスト制御信号DTESTO、DTEST1、SDTESTOおよびSDTE ST1の各々がLレベルに設定される通常のデータ読出時には、論理ゲート162および172の各出力はHレベルとなる。したがって、ヒューズ素子42a,42bがブローされていない場合には、制御信号RDENは制御信号RDEと同ーレベルに設定され、制御信号RDESはLレベルに固定される。一方、ヒューズ素子42a,42bがブローされている場合には、制御信号RDESは制御信号RDEと同ーレベルに設定され、制御信号RDENはLレベルに固定される。

次に、テストモードでの制御信号RDEN, RDESの設定について説明する。リファレンスセルおよびスペアセルが試験されるテストモード時には、ヒューズ素子42a, 42bは未ブロー状態である。

[0083]

[0082]

図8に示したリファレンスセルテストモードでは、テスト制御信号DTEST 0またはDTEST1がHレベルに設定され、テスト制御信号SDTEST0およびSDTEST1の各々はLレベルに設定される。したがって、制御信号RDESおよびRDENは、ヒューズ素子42a,42bが未ブローであるときの通常データ読出と同様に、制御信号RDENは制御信号RDEと同一レベルに設定され、制御信号RDESはLレベルに固定される。

[0084]

これに対して、図8に示したスペアリファレンスセルテストモードでは、テスト制御信号SDTEST0またはSDTEST1がHレベルに設定され、テスト

制御信号DTESTOおよびDTEST1の各々はLレベルに設定される。したがって、制御信号RDESおよびRDENは、ヒューズ素子42a,42bがブローされたときの通常データ読出と同様に、制御信号RDESは制御信号RDEと同一レベルに設定され、制御信号RDENはLレベルに固定される。

[0085]

再び図9および図10を参照して、リファレンスセルに不良が存在せずヒューズ素子42a,42bが未ブローのときには、制御信号RDESがLレベルに固定され、かつ、制御信号RDENが、制御信号RDEと同レベルに設定される。これにより、スペアワード線SDWLOおよびSDWL1の各々が非選択状態に固定される一方で、ダミーワード線DWLOおよびDWL1の一方は、アドレスビットRAdd(0)に応じて選択される。この結果、正規メモリセル20中の選択メモリセルおよびリファレンスセル21へのアクセスによって、データ読出が実行される。

[0086]

リファレンスセルに不良が存在するためヒューズ素子42a、42bがブローされた後では、制御信号RDENがLレベルに固定され、かつ、制御信号RDESが、制御信号RDEと同レベルに設定される。これにより、ダミーワード線DWLOおよびDWL1の各々が非選択状態に固定される一方で、ダミーワード線DWLOおよびDWL1に代えて、スペアワード線SDWLOおよびSDWL1の一方が、アドレスビットRAdd(0)に応じて選択される。この結果、リファレンスセル21に不良が生じている場合には、複数のリファレンスセル21を、複数のスペアセル21#によって置換して、データ読出が実行される。

[0087]

一方、リファレンスセルテストモード時には、ダミーワード線DWLOおよび DWL1の各々が選択状態(Hレベル)に設定される一方で、スペアワード線S DWLOおよびSDWL1の各々は、非選択状態(Lレベル)に設定される。

[0088]

また、スペアリファレンスセルテストモード時には、スペアワード線SDWL 0およびSDWL1の各々が選択状態(Hレベル)に設定される一方で、ダミー ワード線DWLOおよびDWL1の各々は、非選択状態(Lレベル)に設定される。

[0089]

次に、リファレンスセルおよびスペアセルにおける、基準電圧配線の電圧制御 について説明する。

[0090]

図13は、基準電圧配線25-0および25#-0の電圧を制御する電圧制御回路37の構成を説明する回路図である。

[0091]

図13を参照して、電圧制御回路37は、基準電圧VREFを生成する定電圧 発生回路141と、論理ゲート142と、インバータ143と、トランスファゲート145と、ドライブトランジスタ147とを有する。

[0092]

論理ゲート142は、テスト制御信号DTESTOおよびSDTESTOのOR R演算結果を出力する。インバータ143は、論理ゲート142の出力を反転して出力する。トランスファゲート145は、論理ゲート142およびインバータ143の出力に応答して、論理ゲート142の出力がLレベルであるときにオンし、Hレベルであるときにオフする。トライブトランジスタ147は、電源電圧Vccと基準電圧配線25-0,25#-0との間に接続されたP-MOSトランジスタで構成され、そのゲートはインバータ143の出力を受ける。

[0093]

したがって、論理ゲート142の出力がHレベルに設定される、テストパターンi)およびiii)では、基準電圧配線25-0および25#-0への供給電圧VREF0は、選択状態でのワード線WLの電圧と同様に、電源電圧Vccに設定される。これに対して、論理ゲート142の出力がLレベルに設定されるとき、すなわち通常のデータ読出およびテストパターンii)およびiv)においては、電圧VREF0は、基準電圧VREFに設定される。

[0094]

図14は、基準電圧配線25−1および25#−1の電圧を制御する電圧制御

回路38の構成を説明する回路図である。

[0095]

図14を参照して、電圧制御回路38は、基準電圧VREFを生成する定電圧発生回路141と、論理ゲート152と、インバータ153と、トランスファゲート155と、ドライブトランジスタ157とを有する。なお、定電圧発生回路141は、電圧制御回路37および38で共有しても、両者にそれぞれ対応して独立に設けても良い。

[0096]

論理ゲート152は、テスト制御信号DTEST1およびSDTEST1のOR R論理演算結果を出力する。インバータ153は、論理ゲート152の出力を反転して出力する。トランスファゲート155は、論理ゲート152およびインバータ153の出力に応答して、論理ゲート152の出力がLレベルであるときにオンし、Hレベルであるときにオフする。トライブトランジスタ157は、電源電圧Vccと基準電圧配線25-1,25#-1との間に接続されたP-MOSトランジスタで構成され、そのゲートはインバータ153の出力を受ける。

[0097]

したがって、論理ゲート152の出力がHレベルに設定される、テストパターンii)およびiv)では、基準電圧配線25-1および25#-1への供給電圧VREF1は、選択状態でのワード線WLの電圧と同様に、電源電圧Vccに設定される。これに対して、論理ゲート152の出力がLレベルに設定されるとき、すなわち通常のデータ読出およびテストパターンi)およびiii)においては、電圧VREF1は、基準電圧VREFに設定される。

[0098]

図15は、実施の形態1に従うMRAMデバイスにおける、通常のデータ読出 (ノーマル動作)およびリファレンスセルテストモードでの動作を説明する動作 波形図である。

[0099]

期間T1およびT2にはノーマル動作時の動作波形が示される。なお、リファレンスセルには不良が存在せず、ヒューズ素子42a,42bは未ブロー状態で

あるものとする。これに応じて、ノーマル動作時には、スペアワード線SDWL 0およびSDWL1の各々は、非選択状態(Lレベル)に固定される(図示せず)。

[0100]

通常のデータ読出では、データ読出サイクルを規定する制御信号RDEの活性 状態(Hレベル)期間に応じて、制御信号RDENも活性状態(Hレベル)に設 定される。一方、ヒューズ素子42a,42bが未ブロー状態であるため、制御 信号RDESはLレベルに固定されている。

[0101]

期間T1においては、ワード線WLOを選択するロウアドレスRAOと、第y番目(y:自然数)のビット線対を選択するコラムアドレスCAyとが入力される。これに応じて、ワード線WLOが選択されてHレベル(電源電圧Vcc)へ設定され、選択メモリセルは、対応のビット線/BLy(図示せず)と接続される。ビット線/BLyには、選択メモリセルの記憶データに応じたメモリセル電流ImaxまたはIminが流される。

[0102]

偶数行のワード線WLOが選択されるため、これに対応して、ダミーワード線DWL1が選択状態(Hレベル)に設定され、ダミーワード線DWLOは非選択状態(Lレベル)に設定される。さらに、リファレンスセル21中のアクセストランジスタ27のゲートに印加される電圧VREFOおよびVREF1の各々は、基準電圧VREFに設定される。これにより、ダミーワード線DWL1の選択に応答して、ビット線/BLyと対をなすビット線BLy(図示せず)には、基準電流Irefが流される。

[0103]

この結果、対をなすビット線BLyおよび/BLyの通過電流に基づいて、選択メモリセルの記憶データDoutが、データ読出アンプ90から読出データRDATとして出力される。

[0104]

期間T2においては、ワード線WL1を選択するロウアドレスRA1と、コラ

ムアドレスCAyが入力される。これに応答して、ワード線WLOに代えてワード線WL1が選択される。すなわち、期間T2においては、ワード線WL1およびダミーワード線DWL0が選択され、ダミーワード線DWL1は非選択とされる。

[0105]

これに応じて、ビット線BLyには、選択メモリセルの記憶データに応じたメモリセル電流 Imaxまたは Iminが流される。一方、ビット線/BLyは、リファレンスセル 21 と接続されて、基準電流 Irefが流される。このようにして、期間 T1 と同様にして選択メモリセルからのデータ読出が実行される。

[0106]

期間T3およびT4では、リファレンスセルテストモードが実行される。

期間T3においては、図8におけるテストパターンi)に対応して、テスト制御信号DTEST0がHレベルに設定される。一方、図示しないがDTEST1がLレベルに設定される。

[0107]

テストモードにおいては、正規メモリセルに対応する各ワード線WLは非選択 状態(Lレベル)に固定されるので、ロウアドレス信号RAddは、特に必要と されない。一方、ダミーワード線DWLOおよびDWL1の各々が選択されて、 各ビット線対BLPにおいて、ビット線BLおよび/BLのそれぞれに、リファ レンスセル21が接続される。

[0108]

テストパターンi)においては、基準電圧配線25-0の電圧VREF0は、 ワード線WLの選択状態時と同様に電源電圧Vccに設定される。これに対して 、基準電圧配線25-1の電圧VREF1は、通常のデータ読出におけるダミー ワード線DWLの選択状態時と同様に、基準電圧VREFに設定される。

[0109]

この結果、ダミーワード線DWL1に対応するリファレンスセル21の通過電流が基準電流Irefとなる一方で、ダミーワード線DWL0に対応するリファレンスセル21の通過電流は、正規メモリセルと同様にImaxとなる。

[0110]

この状態で、入力されたコラムアドレスCAyに従って、第y列のビット線BLy,/BLyがデータ読出アンプ90と接続される。ビット線BLy,/BLyの通過電流差に基づいて、データ読出アンプ90は、読出データRDATを生成する。

[0111]

このとき、読出データRDATによって、抵抗Rminに対応するデータを正確に読出されているかどうかを判定する。読出データRDATが正常であれば、ビット線BLyおよびダミーワード線DWL1に対応するリファレンスセル21が正常である、すなわち適正な基準電流Irefを生成している、という試験結果が得られる。一方、読出データRDATが異常であるときには、当該リファレンスセルに不良があるという試験結果が得られる。

[0112]

期間T4においては、図8におけるテストパターンii)に対応して、テスト制御信号DTESTOがLレベルに設定される。一方、図示しないがDTEST1がHレベルに設定される。

[0113]

期間T4においても、各ワード線WLは非選択状態(Lレベル)に固定される一方で、ダミーワード線DWLOおよびDWL1の各々が選択されて、各ビット線対BLPにおいて、ビット線BLおよび/BLのそれぞれに、リファレンスセル21が接続される。

[0114]

テストパターンii)においては、基準電圧配線25-0の電圧VREFOが基準電圧VREFに設定される一方で、基準電圧配線25-1の電圧VREF1は、ワード線WLの選択状態時と同様に電源電圧Vccに設定される。

[0115]

この結果、ダミーワード線DWLOに対応するリファレンスセル21の通過電流が基準電流Irefとなる一方で、ダミーワード線DWL1に対応するリファレンスセル21の通過電流は、正規メモリセルと同様にImaxとなる。

[0116]

この状態で、入力されたコラムアドレスCAyに従って、データ読出アンプ90は、ビット線BLy、/BLyの通過電流差に基づいて、読出データRDATを生成する。

[0117]

したがって、期間T4では、読出データRDATが正常であるかどうかによって、ビット線/BLyのダミーワード線DWL0に対応するリファレンスセル2 1が正常であるかどうかを判定できる。以降、コラムアドレス信号CAddを順次切換えることによって、各リファレンスセル21の不良有無を試験できる。

[0118]

図16は、MRAMデバイス1のスペアリファレンスセルテストモードの動作を説明するための動作波形図である。

[0119]

図16を参照して、期間T1およびT2においては、図15で示したと同様の 通常のデータ読出(ノーマル動作)時の動作波形が示されている。

[0120]

期間T1においては、ロウアドレスRAOおよびコラムアドレスCAOに応じて、ワード線WLOおよびビット線/BLOと接続された選択メモリセルからの通常のデータ読出が実行される。同様に、期間T2においては、ロウアドレスRA1およびコラムアドレスCAOに応じて、ワード線WL1およびビット線/BLOと接続された選択メモリセルからの通常のデータ読出が実行される。

[0121]

期間T1およびT2における動作の詳細は、選択対象となるワード線およびビット線が異なる以外は、図15における期間T1, T2と同様であるので、詳細な説明は繰り返さない。

[0122]

これに対して、期間T3およびT4においては、テスト制御信号SDTEST 0がHレベルに活性化されて、図8に示したテストパターンiii)が実行され る。図示しないが、テスト制御信号SDTEST1がLレベルに設定される。

[0123]

既に説明した様に、スペアリファレンスセルテストモードでは、データ読出サイクルを規定する制御信号RDEの活性状態(Hレベル)期間に応じて、制御信号RDESも活性状態(Hレベル)に設定される。一方、制御信号RDENはLレベルに固定される。

[0124]

スペアセルリファレンステストモードにおいても、正規メモリセルに対応する各ワード線WLおよびダミーワード線DWLOおよびDWL1は、非選択状態(Lレベル)に固定される。一方、スペアワード線SDWLOおよびSDWL1の 各々が選択されて、各ビット線対BLPにおいて、ビット線BLおよび/BLの それぞれに、スペアセル21#が接続される。

[0125]

テストパターンiii)においては、基準電圧配線25#-0の電圧VREF 0は、ワード線WLの選択状態時と同様に電源電圧Vccに設定される。これに 対して、基準電圧配線25#-1の電圧VREF1は、通常のデータ読出におけ るダミーワード線DWLの選択状態時と同様に、基準電圧VREFに設定される

[0126]

この結果、スペアワード線SDWL1に対応するスペアセル21#の通過電流が基準電流Irefとなる一方で、スペアワード線SDWL0に対応するスペアセル21#の通過電流は、正規メモリセルと同様にImaxとなる。

[0127]

この状態で、入力されたコラムアドレスCAOに従って、ビット線BLO, /BLOがデータ読出アンプ90と接続され、ビット線BLO, /BLOの通過電流差に基づいて、読出データRDATが生成される。

[0128]

このとき、読出データRDATによって、抵抗Rminに対応するデータを正確に読出されているかどうかを判定することにより、ビット線BLOおよびスペアワード線SDWL1に対応するスペアセル21#が正常である、すなわち適正

な基準電流 Irefを生成している、という試験結果が得られる。一方、読出データRDATが異常であるときには、当該スペアセルに不良があるという試験結果が得られる。

[0129]

期間T4においては、コラムアドレスをCA0からCA1に切換えて、期間T3と同様のスペアセルテストが実行される。したがって、期間T4では、ビット線BL1およびスペアワード線SDWL1に対応するスペアセル21#についての試験結果が得られる。

[0130]

また、スペアリファレンスセルテストモードにおいて、テストパターンiv)に対応してテスト制御信号SDTESTOをLレベル、SDTEST1をHレベルに設定すれば、基準電圧配線25#-0および基準電圧配線25#-1の電圧設定が入れ換えられるので、スペアワード線SDWL0と接続されたスペアセル21#の各々の正常/不良を試験できる。

[0131]

リファレンスセルテストモードおよびスペアリファレンスセルテストモードにおいて、コラムアドレス信号CAddを順次切換えてテストを実行することにより、すべてのリファレンスセル21およびスペアセル21#について、正常/不良を試験することができる。

[0132]

このように、実施の形態1に従うMRAMデバイスにおいては、リファレンス セル21同士あるいはスペアセル21#同士へのアクセスに基づくデータ読出を 行なうテストモードを備えるので、各リファレンスセルおよび各スペアセルその ものに不良が存在するか否かを試験することができる。

[0133]

また、リファレンスセル行単位で、スペアセル行と置換することができるので、複数個のリファレンスセルに不良が発生した場合に、置換救済を効率的に実行することができる。

[0134]

[実施の形態2]

正規メモリセルの動作テストを実行するには、正常なリファレンスセルによって適正な基準電流を発生することが必要である。このため、リファレンスセルの不良検出および置換救済は、正規メモリセルの動作テスト前に実行する必要がある。

[0135]

実施の形態1に従う構成では、図11および図12において説明したように、 ヒューズ素子(プログラム素子)をブローすることによって、ダミーメモリセル をスペアセルによって置換救済することがプログラムされる。

[0136]

しかしながら、このような方式では、メモリテスタによるリファレンスセルの動作テストを実行した後、メモリテスタからレーザトリマ装置にMRAMデバイスを移してヒューズ素子のブローを行なった後で、再びMRAMデバイスをメモリテスタ装置に装着して正規メモリセルの動作テストを実行する必要が生じる。

[0137]

したがって実施の形態 2 においては、リファレンスセルに不良検出が発生された場合にも、レーザトリマ装置などに移動させることなく、引続きテスタ装置に装着したままで、正規メモリセルの動作テストを継続的に実行可能な構成について説明する。

[0138]

図17および図18は、実施の形態2に従う置換制御部の構成を示す回路図である。図17には、制御信号RDENを生成する置換制御部35#の構成が示され、図18には、制御信号RDESを生成する置換制御部36#の構成が示される。

[0139]

実施の形態2に従うMRAMデバイスにおいては、図11および図12に示された置換制御部35および36にそれぞれ代えて、図17および図18に示される置換制御部35#および36#がそれぞれ設けられる。MRAMデバイスのその他の部分の構成および動作は、実施の形態1で説明したのと同様であるので、

詳細な説明は繰り返さない。

[0140]

図17を参照して、置換制御部35 # は、図11に示された置換制御部35と 比較して、P-MOSトランジスタ167およびトランスファゲート168をさ らに含む点で異なる。

[0141]

トランスファゲート168は、プログラムユニット41a中のノードN1と、 置換制御部35#内のノードN1#との間に配置される。ノードN1#の電圧レベルは、信号FOUTNとして論理ゲート164へ入力される。P-MOSトランジスタ167は、電源電圧VccとノードN1#との間に接続される。

[0142]

ダミーリペア信号DMRPが活性状態(Hレベル)に設定されると、トランスファゲート168がオフして、ノードN1およびノードN1 #は電気的に切り離される。さらに、P-MOSトランジスタ167がターンオンして、ノードN1 #は電源電圧Vccと接続される。これにより、信号FOUTNは、プログラムユニット41 aにおいてヒューズ素子がブローされた場合と同様に、Hレベルにに設定される。

[0143]

一方、ダミーリペア信号DMRPが非活性状態(Lレベル)に設定されるときには、P-MOSトランジスタ167がターンオフされ、トランスファゲート168がオンするので、プログラム信号PRG1に応じて、すなわちプログラムユニット41a中のヒューズ素子でのブロー有無に応じて、信号FOUTNは設定される。

[0144]

ダミーリペア信号DMRPは、外部から電気的なコンタクトによって入力可能な信号である。信号FOUTNの設定以外については、置換制御部35 #の動作は、図11に示された置換制御部35と同様であるので、詳細な説明は繰り返さない。

[0145]

図18を参照して、置換制御部36 # は、図12 に示された置換制御部36と 比較して、P-MOSトランジスタ177およびトランスファゲート178をさ らに含む点で異なる。

[0146]

トランスファゲート178は、プログラムユニット41b中のノードN2と、 置換制御部36#内のノードN2#との間に配置される。ノードN2#の電圧レベルは、信号FOUTSとして論理ゲート174へ入力される。P-MOSトランジスタ177は、電源電圧VccとノードN2#との間に接続される。

[0147]

ダミーリペア信号DMRPが活性状態(Hレベル)に設定されると、トランスファゲート178がオフして、ノードN2およびノードN2 # は電気的に切り離される。さらに、P-MOSトランジスタ177がターンオンして、ノードN2 # は電源電圧Vccと接続される。これにより、信号FOUTSは、プログラムユニット41bにおいてヒューズ素子がブローされた場合と同様に、Hレベルにに設定される。

[0148]

一方、ダミーリペア信号DMRPが非活性状態(Lレベル)に設定されるときには、P-MOSトランジスタ177がターンオフされ、トランスファゲート178がオンするので、プログラム信号PRG2に応じて、すなわちプログラムユニット41b中のヒューズ素子でのブロー有無に応じて、信号FOUTSは設定される。

[0149]

信号FOUTSの設定以外については、置換制御部36#の動作は、図12に示された置換制御部36と同様であるので、詳細な説明は繰り返さない。

[0150]

このように、ダミーリペア信号DMRPを活性状態(Hレベル)に設定することにより、プログラム回路内のヒューズ素子を実際にブローすることなく、置換制御部35 #,36 #を当該ヒューズ素子がブローされたときと同様に動作させることができる。

[0151]

したがって、実施の形態2に従う構成においては、リファレンスセルの試験を 実行してリファレンスセルに不良が検出されれば、ダミーリペア信号DMRPを Hレベルに設定する。これにより、プログラム回路中のヒューズ素子を実際にブローすることなく、擬似的にヒューズ素子をブローしたのと同様の状態を作り出 して、スペアセルによってリファレンスセルを置換救済した状態を作り出すこと ができる。

[0152]

この結果、メモリテスタによるリファレンスセルの試験後に、MRAMデバイスをレーザトリマ装置に移載してヒューズブローを実行することなく、メモリテスタに装着したままで、正規メモリセルの動作テストへ移行することができる。これにより、動作テストを効率化して、その工程期間を短縮することが可能となる。

[0153]

[実施の形態3]

実施の形態3においては、実施の形態1とは異なり、リファレンスセルおよびスペアセルが、正規メモリセルと同様の構成を有する場合における、リファレンスセルおよびスペアセルのテストモードについて説明する。

[0154]

図19は、実施の形態3に従うメモリセルアレイ構成を説明する回路図である

[0155]

実施の形態3に従う構成においては、2つのビット線対BLPごとにグループ 180をなして基準電流を生成する。したがって、図19には、グループ180 のうちの代表的に示される1つを形成するビット線対BLP0およびBLP1に対応する構成を代表的に示している。実施の形態3に従うMRAMデバイスでは、メモリセルアレイ以外の部分の構成が、図6に示した構成から図19に示した構成へ変更される。その他の部分については、実施の形態1と同様であるので詳細な説明は繰返さない。

[0156]

図19を参照して、リファレンスセル20dおよびスペアセル20sが、図6におけるリファレンスセル21およびスペアセル21#と同様に、ビット線BL,/BLと、ダミーワード線DWL(DWL0,DWL1の総称)およびスペアワード線SDWL(SDWL0,SDWL1の総称)との交点に交互配置される

[0157]

ただし、実施の形態3に従うリファレンスセル20dおよびスペアセル20sの各々は、正規メモリセル20と同様の構成、すなわち図3に示した構成を有している。したがって、リファレンスセル20dおよびスペアセル20sに対しては、基準電圧配線25(25-0,25-1,25#-0,25#-1を総括的に示したもの)の配置は必要ない。また、リファレンスセル20d中のアクセストランジスタ24のゲートは、対応のダミーワード線DWLと接続され、スペアセル20s中のアクセストランジスタ24のゲートは、スペアワード線SDWLと接続される。ワード線WL、ダミーワード線DWLおよびスペアワード線SDWLのそれぞれの選択時の電圧レベルは同一(電源電圧Vcc)であるので、正規メモリセル20、リファレンスセル20dおよびスペアセル20sの各々において、アクセススイッチに相当するトランジスタ24のオン抵抗は同一レベルである。

[0158]

各ビット線対BLPにおいて、ビット線BLに接続されるリファレンスセル2 0 dおよびスペアセル20sと、ビット線/BLと接続されるリファレンスセル20 dおよびスペアセル20sとは、互いに相補レベルのデータを予め書込まれる。さらに、同一のグループ180を形成するビット線対間において、ビット線BLに接続されるリファレンスセル20dおよびスペアセル20sに予め書込まれるデータと、ビット線/BLに接続されるリファレンスセル20dおよびスペアセル20sに予め書込まれるデータとは互いに相補である。

[0159]

具体的には、図19に示したビット線対BLP0、BLP1では、ビット線B

L O および / B L 1 と接続されるリファレンスセル2 O d およびスペアセル2 O s には、"1" (H レベル)のデータが予め書込まれており、ビット線 / B L O および B L 1 と接続されるリファレンスセル2 O d およびスペアセル2 O s には、"0" (L レベル)のデータが予め書込まれている。

[0160]

各ビット線対BLPとデータ読出アンプ90との間には、コラム選択ゲートCSGが配置される。図19には、ビット線対BLP0およびBLP1に対応するコラム選択ゲートCSG0およびCSG1が代表的に示されている。

[0161]

コラム選択ゲートCSGOは、ビット線BLOおよび/BLOとデータ読出アンプ90の入力ノードとの間にそれぞれ接続されたN-MOSトランジスタで構成され、当該N-MOSトランジスタの各ゲートには、コラム選択線CSLOが接続される。これにより、ビット線対BLPOに選択メモリセルが対応する場合には、コラム選択線CSLOの選択に応答して、ビット線BLOおよび/BLOがデータ読出アンプ90と接続される。同様の構成は、各ビット線対BLPに対応して設けられている。なお、このコラム選択ゲートCSGO、CSG1、…は、実施の形態1に示したBLセレクタ80に相当するものである。

[0162]

さらに、実施の形態3に従う構成においては、同一のグループ180を形成するビット線対BLP間で、ビット線BLおよび/BL同士をそれぞれ接続するためのビット線スイッチ181および182が設けられる。図19においては、ビット線対BLP0およびBLP1の間に設けられたビット線スイッチ181および182が代表的に示される。これらのビット線スイッチ181,182は、他のビット線対に対してもグループ180毎に同様に設けられている。

[0163]

ビット線スイッチ181および182のオンおよびオフは、ビット線スイッチ制御回路190によって制御される。ビット線スイッチ制御回路190は、ビット線スイッチ181のオン・オフを制御する論理ゲート191と、ビット線スイッチ182のオン・オフを制御する論理ゲート192とを有する。

[0164]

論理ゲート191は、テスト制御信号TESTとアドレスビットRAdd(0)のNOR演算結果を出力する。論理ゲート192は、アドレスビットRAdd(0)を反転した/RAdd(0)とテスト制御信号TESTとのNOR演算結果を出力する。

[0165]

なお、テスト制御信号TESTは、リファレンスセルまたはスペアセルのテストを実行するときにHレベルに設定され、通常モードでは、Lレベルに設定される。

[0166]

ビット線スイッチ181は、ビット線BLOおよびBL1の間に電気的に接続されて、そのゲートに論理ゲート191の出力を受けるN-MOSトランジスタを有する。ビット線スイッチ182は、ビット線/BLOおよび/BL1の間に電気的に接続されて、そのゲートに論理ゲート192の出力を受けるN-MOSトランジスタを有する。

[0167]

このような構成とすることにより、通常のデータ読出時には、ビット線スイッチ181および182は、偶数行および奇数行のいずれが選択されるかに応じて、一方がオンする。具体的には、偶数行の選択時には、"0"が予め書込まれたリファレンスセル20dが接続されるビット線BLと、"1"が予め書込まれたリファレンスセル20dが接続される他のビット線BLとを接続するようにビット線スイッチ181がオンする。一方、奇数行の選択時には、"0"が予め書込まれたリファレンスセル20dが接続されるビット線/BLと、"1"が予め書込まれたリファレンスセル20dが接続される他のビット線/BLと、"1"が予め書込まれたリファレンスセル20dが接続される他のビット線/BLとを接続するようにビット線スイッチ182がオンする。

[0168]

これにより、"0"を記憶するリファレンスセル20dと、"1"を記憶する リファレンスセル20dとの通過電流の和Imax+Iminが、データ読出ア ンプ90の入力ノードの一方へ入力される。これに対して、入力ノードの他方に は、選択メモリセルによるメモリセル電流 I m x または I m i n が入力される。 【0169】

したがって、この電流Imax+Iminを、データ読出アンプ90内にカレントミラーアンプなどを設けて半分の値にすることにより、基準電流Iref= (Imax+Imin)/2を得ることができる。この結果、データ読出アンプ90は、このようにして得られた基準電流Irefと、メモリセル電流とに基づいて、データ読出を実行できる。なお、相補レベルのデータを予め記憶する2つのリファレンスセルの通過電流の和を1/2にして基準電流を生成する構成は、上記特許文献1の図5に開示されているので援用する。

[0170]

図20は、実施の形態3に従うMRAMデバイスにおける、通常のデータ読出 およびリファレンスセルテストモードでの動作を説明する動作波形図である。

[0171]

図20を参照して、期間T1およびT2においては、図16で示したと同様の 通常のデータ読出(ノーマル動作)時の動作波形が示されている。

[0172]

期間T1においては、ロウアドレスRAOおよびコラムアドレスCAOに応じて、ワード線WLOおよびビット線/BLOと接続された選択メモリセルからの通常のデータ読出が実行される。同様に、期間T2においては、ロウアドレスRA1およびコラムアドレスCA1に応じて、ワード線WL1およびビット線BL1と接続された選択メモリセルからの通常のデータ読出が実行される。

[0173]

期間T1およびT2における動作の詳細は、図19で説明した基準電流Ire fの生成以外については、図16における期間T1, T2と同様であるので、詳細な説明は繰り返さない

期間T3およびT4においては、テスト制御信号TESTがHレベルに活性化されて、リファレンスセルテストモードが実行される。なお、実施の形態3に従う構成においては、各ビット線対BLPにおいて、相補のビット線BL,/BLとそれぞれ接続されるリファレンスセル20d(またはスペアセル20s)は、

互いに相補データを予め書込まれているので、テスト制御信号DTESTO, DTEST1の区別、およびテスト制御信号SDTESTO, SDTEST1の区別は必要ない。すなわち、実施の形態3に従う構成においては、リファレンスセルテストモードと、スペアセルテストモードの2つのテストパターンが存在する

[0174]

期間T3において、実施の形態1でのテストパターンi),ii)と同様に、 制御信号RDEの活性状態(Hレベル)期間に応じて、制御信号RDENも活性 状態(Hレベル)に設定される。一方、図示しないが、制御信号RDESはLレ ベルに固定されている。

[0175]

さらに、正規メモリセルに対応する各ワード線WLは非選択状態(Lレベル) に固定される一方で、ダミーワード線DWL0およびDWL1の各々が選択され て、各ビット線対BLPにおいて、ビット線BLおよび/BLのそれぞれに、リ ファレンスセル20dが接続される。

[0176]

この状態で、入力されたコラムアドレスCAOに従って、ビット線BLO, /BLOがデータ読出アンプ90と接続される。これにより、ダミーワード線DWLおよびビット線BLO, /BLOと接続された2つのリファレンスセル20dが、テスト対象としてデータ読出アンプ90と接続される。

[0177]

既に説明したように、テストモードでは、図19に示したビット線スイッチ181,182の各々はオフされる。したがって、データ読出アンプ90は、ビット線BLO,/BLOの通過電流差、すなわちテスト対象となった2つのリファレンスセル20dの通過電流差に基づいて、読出データRDATを生成する。

[0178]

この結果得られた読出データRDATが、テスト対象となった2つのリファレンスセル20dに予め書込まれた相補のデータレベルに正しく対応しているか否かによって、テスト対象のリファレンスセル20dの正常/不良が判定できる。

[0179]

期間T4においては、コラムアドレスをCAOからCA1に切換えて、期間T3と同様のスペアセルテストが実行される。したがって、期間T4では、ビット線BL1,/BL1およびダミーワード線DWLに対応するリファレンスセル20dについての試験結果が得られる。

[0180]

また、テスト制御信号DTESTO, DTEST1, STESTO, SDTE ST1の設定を入れ換えて、期間T3およびT4において、ダミーワード線DW LO, DWL1に代えて、スペアワード線SDWLO, SDWL1を選択すれば、リファレンスセル20dと同様にして、各スペアセル20sの正常/不良を試験できる。

[0181]

このように実施の形態3に従う構成によれば、リファレンスセル20dおよびスペアセル20sが正規メモリセル20と同一の構成を有する場合においても、実施の形態1と同様に、各リファレンスセルおよび各スペアセルそのものに不良が存在するか否かを試験することができる。したがって、複数個のリファレンスセルに不良が発生した場合に、置換救済を効率的に実行することができる。

[0182]

[実施の形態3の変形例]

実施の形態3に従う構成では、正規メモリセル20とリファレンスセル20d とが同様の構成を有するため、スペアセル行を構成するように配置されたスペア セル20sによって、リファレンスセル20dおよび正規メモリセル20のいず れについても置換救済することが可能である。

[0183]

したがって、実施の形態3の変形例においては、このような置換救済を可能と するような行選択について説明する。

[0184]

図21には、(a) \sim (c) のそれぞれの場合におけるワード線WL、ダミーワード線DWLおよびスペアワード線SDWLの選択制御が示される。

[0185]

図21(a)を参照して、正規メモリセル20およびリファレンスセル20dのいずれにも不良がない場合には、スペアセル20sによる置換、すなわちスペアワード線SDWL0およびSDWL1の選択は必要でないので、偶数行選択時(RAdd(0)="1")のいずれにおいても、スペアワード線SDWL0およびSDWL1の各々は非選択状態とされる。

[0186]

これに対して、ワード線WLおよびダミーワード線DWL0, DWL1に関しては、偶数行選択時には、選択メモリセルに対応する偶数行のワード線が選択される一方で、ダミーワード線DWL1が選択される。これに対して、非選択行のワード線WLおよびダミーワード線DWL0は非選択とされる。一方、奇数行選択時には、選択メモリセルに対応する奇数行のワード線が選択される一方で、ダミーワード線DWL0が選択される。これに対して、非選択行のワード線WLおよびダミーワード線DWL1は非選択とされる。

[0187]

図21(b)を参照して、正規メモリセルに不良がある場合には、不良メモリセルに対応する不良アドレスがプログラムされて、入力されたロウアドレスと当該不良アドレスとが一致した場合に、対応する不良ワード線は非選択とされる。入力されたロウアドレスと当該不良アドレスとが一致しない場合には、各ワード線WLは、図21(a)と同様に選択される。

[0188]

ダミーワード線DWL0およびDWL1の選択および非選択は、図21(a)と同様に設定される。

[0189]

これに対して、スペアワード線SDWLOおよびSDWL1は、不良ワード線の選択時において、不良ワード線が偶数行に対応する場合には、スペアワード線SDWLOが選択される一方で、スペアワード線SDWL1が非選択とされる。これに対して、不良ワード線が奇数行に対する場合には、スペアワード線SDW

L1が選択される一方で、スペアワード線SDWL0が非選択とされる。

[0190]

なお、不良ワード線以外のワード線WLが選択された場合には、図21(a)と同様に、スペアワード線SDWLOおよびSDWL1の各々が非選択とされる

[0191]

図21(c)には、リファレンスセル20dに不良が存在し、リファレンスセル20d全体をスペアセル20sによって置換する場合が示される。

[0192]

この場合には、正規メモリセルに対応する各ワード線WLの選択および非選択は、図21(a)の場合と同様に設定される。一方、ダミーワード線DWLOおよびDWL1は、リファレンスセル20d全体がスペアセル20sによって置換されるので活性化される必要がないため、奇数行選択時および偶数行選択時の両方で非選択とされる。

[0193]

スペアワード線 S D W L 0 および S D W L 1 の選択および非選択は、スペアセル 2 0 s を、正常動作時のリファレンスセル 2 0 d と同様にビット線 B L 、/ B L と接続するために、図 2 1 (b) におけるダミーワード線 D W L 0 および D W L 1 と同様に設定される。

[0194]

このようなワード線WL、ダミーワード線DWLおよびスペアワード線SDW Lの選択および非選択を実現することにより、スペアセル行を構成するように配置されたスペアセル20sによって、正規メモリセル20およびリファレンスセル行を構成するように配置されたリファレンスセル20dの両方を置換可能とすることができる。

[0195]

次に、このようなワード線WL、ダミーワード線DWLおよびスペアワード線 SDWLの制御を可能とするための構成について説明する。

[0196]

図22は、実施の形態3に従うスペアワード線制御部34 #の構成を示す回路 図である。

[0197]

図22を参照して、プログラム回路41は、プログラムユニット41aに相当するリファレンス置換記憶回路41aと、正規メモリセル置換記憶回路41cと、不良ワード線(不良メモリセル)に対応する不良アドレスを記憶する不良アドレス記憶回路46とを有する。正規メモリセル置換記憶回路41cは、図11,12に示したプログラムユニット41aと同様に構成され、正規メモリセルの置換を行なうときに内蔵のヒューズ素子(図示せず)がブローされる。プログラム信号PRGのレベルは、プログラム信号PRG1と同様に、ヒューズ素子のブローに応答して固定的に変化する。

[0198]

信号FOUTSおよびFOUTは、リファレンス置換記憶回路41aからのプログラム信号PRG1および正規メモリセル置換記憶回路41cからのプログラム信号PRGとそれぞれ同レベルに設定される。不良アドレス記憶回路46は、不良アドレスを示すアドレスビットRAdd(0:m)を固定的に記憶する。

[0199]

スペアワード線制御部34 #は、アドレス判定回路204と、論理スイッチ回路206,208と、論理ゲート209,210とを有する。アドレス判定回路204は、アクセス対象を示す入力アドレスを構成するアドレスビットRAdd(0:m)を受けて、不良アドレス記憶回路46に記憶された不良アドレスと完全に一致するかどうかを判定する。両者が完全に一致した場合には、アドレス判定回路204の出力信号NREはHレベルに設定され、両者が不一致の場合には信号NREはLレベルに設定される。

[0200]

論理スイッチ回路 2 0 6, 2 0 8 の各々は、信号NRE, FOUT, FOUT Sに応じて、図 2 1 (a) \sim (c) のいずれの場合に該当するかを判断し、アドレスビットRAdd(0)、その反転ビット/RAdd(0)および接地電圧GNDのいずれかを出力する。

[0201]

論理ゲート209は、論理スイッチ回路206の出力と制御信号RDEとのAND演算結果に応じた電圧で、スペアワード線SDWL0を駆動する。同様に、 論理ゲート210は、論理スイッチ回路208の出力と制御信号RDEとのAND演算結果に応じた電圧で、スペアワード線SDWL1を駆動する。

[0202]

論理スイッチ回路206および208の各々は、信号FOUTおよびFOUT Sの両方がLレベルであるときには、正規メモリセル20およびリファレンスセル20dのいずれにも不良が存在していないことを認識して、接地電圧GNDを出力する。この結果、論理ゲート209,210の各出力がLレベル固定されて、スペアワード線SDWL0,SDWL1は、非選択状態(Lレベル)に設定される。これは、図21(a)での動作に対応する。

[0203]

また、信号FOUTがHレベルに設定されている場合には、正規メモリセルの 置換が必要であるため、図21(b)に対応する動作を実行する必要がある。し たがって、アドレス判定回路204からの出力信号NREによって、不良ワード 線が選択されたと判定された場合には、論理スイッチ回路206は、反転ビット /RAdd(0)を出力し、論理スイッチ回路208は、アドレスビットRAd d(0)を出力する。

[0204]

一方、信号FOUTがHレベルであっても、信号NREがLレベルであれば、 すなわち入力アドレスと不良アドレスとが一致していないときには、図21(a)と同様の動作をする必要があるので、論理スイッチ回路206および208の 各々は、接地電圧GNDを出力する。

[0205]

一方、不良を含むリファレンスセル20dの置換救済がプログラムされている場合には、図21(c)に対応する動作を実行する必要がある。この場合には、信号FOUTSがHレベルに設定されるので、これに応答して、論理スイッチ回路206は、アドレスビットRAdd(0)を出力し、論理スイッチ回路208

は、反転ビット/RAdd(0)を出力する。

[0206]

以上のようにして、図21 (a) \sim (c) に示したように、スペアワード線S DWL0, SDWL1の選択および非選択を制御することができる。

[0207]

なお、図21(a)~(c)に示されたダミーワード線DWL0, DWL1の 選択および非選択は、実施の形態1に従う構成によって実現できるので詳細な説 明は繰返さない。

[0208]

なお、各ワード線WLの選択については、図7に示したワード線制御部32において、論理ゲート108-0に対して図22に示した信号NREの反転信号をさらに入力して、4入力のAND論理演算結果に従って各ワード線WLを制御する構成とすればよい。

[0209]

すなわち、実施の形態3の変形例に従うMRMAデバイスでは、実施の形態3 に従うMRAMデバイスの構成において、スペアワード線制御部34を図22に 示したスペアワード線制御部34 #に置換し、かつ、ワード線制御部32に対し て上記の修正が加えられる。その他の部分の構成および動作については、実施の 形態3と同様であるので、詳細な説明は繰り返さない。

[0210]

以上説明したように、実施の形態3の変形例に従う構成によれば、実施の形態3のMRMAデバイスが奏する効果に加えて、さらに、スペアセル20sによって正規メモリセル20およびリファレンスセル20dの両方を置換することができる。この結果、スペアセルによる救済効率が上昇する。

[0211]

なお、実施の形態3およびその変形例において、実施の形態2に従う置換制御部を適用して、擬似的なヒューズブロー状態を作り出せる構成とすることも可能である。

[0212]

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

[0213]

【発明の効果】

以上説明したように、本発明に従う磁気記憶装置では、リファレンスセル特性が正常であれば通過電流に所定の差が生じる様に設定されたリファレンスセル同士へのアクセスによってデータ読出を行なうテストモードを備えるので、各リファレンスセルそのものに不良が存在するか否かを試験することができる。この結果、特に、複数個のリファレンスセルに不良が発生した場合に、効率的に置換救することができる。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態に従うMRAMデバイスの全体構成を示すブロック図である。
- 【図2】 一般的なリファレンスセル行構成におけるデータ読出を説明する 回路図である。
 - 【図3】 各正規メモリセル20の構成を示す回路図である。
 - 【図4】 各リファレンスセル21の構成を示す回路図である。
- 【図5】 図1に示した行選択部30中のダミーワード線制御部の構成を示す回路図である。
- 【図 6 】 実施の形態 1 に従うリファレンスセルおよびスペアセルの配置を 説明する図である。
 - 【図7】 実施の構成1に従うワード線制御部の構成を示す回路図である。
 - 【図8】 テスト制御信号の設定を説明する図である。
- 【図9】 実施の形態1に従うダミーワード線制御部の構成を示す回路図である。
- 【図10】 実施の形態1に従うスペアワード線制御部の構成を示す回路図である。

- 【図11】 ダミーワード線制御部で使用される制御信号RDENを生成する構成を示す回路図である。
- 【図12】 スペアワード線制御部で使用される制御信号RDESを生成する構成を示す回路図である。
- 【図13】 基準電圧配線の電圧を制御する第1の電圧制御回路の構成を説明する回路図である。
- 【図14】 基準電圧配線の電圧を制御する第2の電圧制御回路の構成を説明する回路図である。
- 【図15】 実施の形態1に従うMRAMデバイスにおける、通常のデータ 読出およびリファレンスセルテストモードでの動作を説明する動作波形図である
- 【図16】 実施の形態1に従うMRAMデバイスにおけるスペアリファレンスセルテストモードでの動作を説明するための動作波形図である。
- 【図17】 実施の形態2に従う置換制御部の構成を示す第1の回路図である。
- 【図18】 実施の形態2に従う置換制御部の構成を示す第2の回路図である。
- 【図19】 実施の形態3に従うメモリセルアレイ構成を説明する回路図である。
- 【図20】 実施の形態3に従うMRAMデバイスにおける、通常のデータ 読出およびリファレンスセルテストモードでの動作を説明する動作波形図である
 - 【図21】 実施の形態3の変形例に従う行選択を説明する図である。
- 【図22】 実施の形態3に従うスペアワード線制御部の構成を示す回路図である。


【符号の説明】

1 MRAMデバイス、10 メモリセルアレイ、20 正規メモリセル、20s,21 # スペアセル、20d,21 リファレンスセル、22 トンネル磁気抵抗素子、24,26,27 アクセストランジスタ、25-0,25-1


、25#-0,25#-1基準電圧配線、30 行選択部、34,34# スペアワード線制御部、35,35#,36,36# 置換制御部、37,38電圧制御回路、40 列選択部、41a,41b プログラムユニット、42a,42b ヒューズ素子、90 データ読出アンプ、181,182 ビット線スイッチ、190 ビット線スイッチ制御回路、206,208 論理スイッチ回路、BL,/BL ビット線、BLP ビット線対、CAdd コラムアドレス信号、DTEST0,DTEST1,STEST0,SDTEST1,TEST テスト制御信号、DWL0,DWL1 ダミーワード線、GND 接地電圧、Imax,Imin メモリセル電流、Iref 基準電流、PRG,PRG1,PRG2 プログラム信号、RAdd(0) アドレスビット(最下位)、RAdd ロウアドレス信号、RDE,WTE,RDEN,RDES 制御信号、SDWL0,SDWL1 スペアワード線、VREF 基準電圧、Vcc 電源電圧、WDL ライトディジット線、WL ワード線。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】




【図8】


	テストパターン				
テスト制御信号	i)	ii)	iii)	iv)	
DTEST0	Н	L	L	L	
DTEST1	L	Н	L	L	
SDTEST0	L	L	Н	L	
SDTEST1	L	L	L	Н	

リファレンスセル スペアリファレンスセル テストモード テストモード


【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】



【図19】



【図20】



【図21】

(a)

不良なし(正規メモリセル、リファレンスとも)

RAdd(0)	WL0,2,4,6,···	WL1,3,5,	DWL0	DWL1	SDWL0	SDWL1
0(L)	選択	非選択	非選択	選択	非選択	非選択
1(H)	非選択	選択	選択	非選択	非選択	非選択

(b)

正規メモリセル(正規ワード線)置換

RAdd(0)	WL0,2,4,6,	WL1,3,5,···	DWL0	DWL1	SDWL0	SDWL1
0(L)	選択	非選択	非選択	選択	選択	非選択
1(H)	非選択	選択	選択	非選択	非選択	選択

(不良WLのみ非選択)


(不良WL選択部のみ)

(c)

リファレンスセル(ダミーワード線) 置換

RAdd(0)	WL0,2,4,6,···	WL1,3,5,	DWL0	DWL1	SDWL0	SDWL1
0(L)	選択	非選択	非選択	非選択	非選択	選択
1(H)	非選択	選択	非選択	非選択	選択	非選択

【図22】



【書類名】 要約書

【要約】

【課題】 リファレンスセルおよびリファレンスセルを救済するスペアメモリセル自体を試験するテストモードを備えた磁気記憶装置を提供する。

【解決手段】 通常のデータ読出では、ワード線WLO、WL1,…のうちの1本とダミーワード線DWLO,DWL1の一方とが選択されて、選択された正規メモリセル20およびリファレンスセル21へのアクセスによってデータを読出す。テストモードでは、ワード線WLO、WL1,…の各々は非選択とされる一方で、ダミーワード線DWLO,DWL1の両方が選択され、さらに、基準電圧VREF0およびVREF1の一方を通常のデータ読出時とは異なるレベルに設定した状態でリファレンスセル21同士へのアクセスによってデータを読出す。

【選択図】 図6

出·願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社